数字电子技术基础实验讲义

1、数字电子技术基础实验讲义电子信息工程教研室2014年3月实验一 、脉冲参数测量若有错误之处，欢迎及时指出，以便修正。一、实验目的1、了解万用表、示波器的使用。2、掌握脉冲参数的测量方法。3、理解器件的延时的概念。二、实验仪器及设备1、数字逻辑实验箱1台 2、万用表、示波器3、元器件： 74LS00、 CD4011 各一块、导线 若干三、集成电路外引线图、逻辑符号及逻辑图图CD4011集成电路 图74ls00集成电路 四、实验内容及步骤1、脉冲参数的测量 1）将实验台上的函数信号发生器频率粗调调到104，细调调到最大，用示波器测出脉冲的各个参数。脉 冲 幅 度 Um;脉冲上升时间 tr；脉冲下降

2、时间 tf；脉 冲 宽 度 tw ；脉 冲 周 期 T ；脉 冲 频 率 f ；占 空 比 q 参数读数2、平均传输时间tpd的测试1）用74LS00芯片，按图连接是线路，14脚接电源5V的“+”端，7脚接电源5V的“-”端。用示波器测出输出波形的周期。平均延迟时间实验电路图(1)2）用CD4011芯片，按图连接是线路，14脚接电源5V的“+”端，7脚接电源5V的“-”端。用示波器测出输出波形的周期。平均延迟时间实验电路图(2)3、电压传输特性测试 1） 用74LS00按图完成连线。调节RP,改变Vi值，按表的要求逐个设定电压值，读出每个设定值对应的输出值。 2）用CD4011按图完成连线。调

3、节RP,改变Vi值，按表的要求逐个设定电压值，读出每个设定值对应的输出值， 74LS00 Vi（V）00.40.60.81.01.223474LS00 Vo（V）CD4011 Vi（V）0.511.51.71.81.9234CD4011 Vo（V）五、实验报告内容1、实验目的、内容、画出逻辑电路图。2、按照实验操作过程记录、整理实验内容和结果，填好测试数据。实验二、 门电路逻辑功能的测试一、实验目的1、熟悉电子实验箱的功能及使用方法。2、认识集成电路的型号、外形和引脚排列，学习在实验箱上实现数字电路的方法。3、掌握逻辑门电路逻辑功能的测试、使用的基本方法。二、实验仪器及设备1、数字逻辑实验箱1

4、台; 2、万用表 1只 3、元器件： 74LS00 74LS04 74LS20、7LS32、 74LS86 各一块, 导线 若干三、集成电路外引线图、逻辑符号及逻辑图174LS00 四2输入正与非门 Y=274LS04 六反相器 Y=3、74LS20 双4输入与非门 Y=4、74LS86 双4异或门 5、74LS32 四2输入或门 四、实验内容及步骤（一）基本门电路实验记录表中输出栏“电平”用万用表V档测取电压值，逻辑状态高电平用“1”表示，低电平用“0”表示。1、与非门逻辑功能测试（74LS00）表（一） 2、或门逻辑功能测试（74LS32）表（二） 与非门逻辑图 或门逻辑图表（一） 表（二

5、）输入端输出端YAB电平逻辑状态00011011输入端输出端YAB电平逻辑状态000110113、异或门逻辑功能测试（74LS86）表（三） 4、非门逻辑功能测试74LS04表（四） 异或门逻辑图 非门逻辑图表（三） 表（四）输入端输出端YAB电平逻辑状态00011011输入端A输出端Y逻辑状态01 表（五） 输入端输出端YABCD电平逻辑状态00000001001000110100010101100111100010011010101111001101111011115、四输入与非门74LS20 表（五）四输入与非门逻辑图五、实验报告内容1、实验目的、内容、画出逻辑电路图。2、按照实验操作过

6、程记录、整理实验内容和结果，填好测试数据。分析、确认实验结果的正确性，说明实验结论。图16 数字密码锁控制实验三、组合逻辑电路设计一、实验目的1、学会组合逻辑电路的实验分析方法。2、掌握组合逻辑电路的设计。二、实验仪器及设备1、数字逻辑实验箱1台 2、万用表 2只 3、元器件：74LS00、 74LS86、74LS20各一块。三、集成电路外引线图、逻辑符号及逻辑图 见实验二四、设计内容。1、表决器的设计。设计一个三人（用A、B、C代表）表决电路。要求A具有否决权，即当表决某个提案时，多数人同意且A也同意时，提案通过。用与非门实现。2、半加器的设计。用74LS86和74LS00实现。半加器只能进

7、行一位的二进制数加法，而且不含进位输入信号。3、全加器的设计。用门电路74LS86、74LS20、74LS00实现。 与半加器不同的是，全加器能将加数、被加数和低位来的进位信号进行求和运算。注：设计步骤：1）根据题意列出真值表。2）根据真值表，写出逻辑函数表达式。3）将输出逻辑函数化简后，变换为与非表达式4）根据输出逻辑函数画逻辑图。5）实验箱上搭建电路。6）将输入变量的状态按要求变化，观察输出端（接发光二极管）的变化，是否达到设计要求。五、预习要求1、熟悉本实验所用的集成电路。2、设计好实验内容中的的电路图，在实验时间里只做电路的验证。实验四、译码器和数据选择器一、实验目的1、熟悉掌握译码器

8、与编码器的使用方法。2、了解中规模集成八选一数据选择器74LS151的应用。二、实验设备及器件1、逻辑实验箱 2、万用表 3、3线8线译码器（反码输出）74LS1384、4线7段译码/驱动器CD4511 5、8线3线优先编码器74LS148 6、八选一数据选择器74LS151三、集成电路外引线图1、74LS138：当一个选通端（OE1）为高电平，另两个选通端（/(OE2A)和/(OE2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。2、CD4511：LT：3脚是测试信号的输入端，当LT=0 时，译码输出全为1。主要用来检测数7段码管是否有物理损坏。BI：消

9、隐输入控制端，当LT=1，BI=0 时，不管其它输入端状态是怎么样的，七段数码管都会处于消隐也就是不显示的状态。 LE：锁定控制端，当LE=0时，允许译码输出。 LE=1，LT=1，BI=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。D、C、B、A为8421BCD码输入端。 a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。3、74LS148：、芯片设有8个数据输入端07，1个使能输入端E1。3个数据输出端A2、A1、A0，2个使能输出端GS、E0。、当E11时， GSE01无编码输入。、当E10时， 数据输入端07全为高电平时，GS1、E00无编码输入。、当E10

10、 时，07有低电平编码输入。GS0、E01，A2、A1、A0 有编码输出。4、74LS151：、 8选1数据选择器，选择控制端（地址端）为A2A0，按二进制译码，从8个输入数据D0D7中，选择一个需要的数据送到输出端Q。使能端1时，无选择，输出Q0，1，多路开关被禁止。使能端0时，正常工作，根据A2、A1、A0编码的选择D0D7中的一个通道的数据输送到输出端Q。四、实验内容及步骤1、3线8线译码器（反码输出）74LS138功能测试。表（一）2、4线7段译码/驱动器CD4511功能测试。表（二）3、8线3线优先编码器74LS148功能测试。表（三）4、八选一数据选择器74LS151。表（四）表（

11、一） 表（二）使 能 输 入逻辑输入74LS138输 出OE1 OE2A OE2BC B AY0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 1 0 1 0 00 0 01 0 00 0 11 0 00 1 01 0 00 1 11 0 01 0 01 0 01 0 11 0 01 1 01 0 01 1 1CD4511 BCD8421码显示字型DCBA000000000010010010001010110011110001001101010111100110111101111 表（三）功能端74LS148数据输入数据输出逻辑输出E101234567A2A1A0GSE011111101111

12、111100001001100111001111001111100111111001111111 输 入输 出A2A1A0Q100000001001000110100010101100111表（四）五、预习要求1、熟悉本实验所用的集成电路。2、根据实验原理，用铅笔填好本次实验所有的真值表，以便核实实验结果。六、实验报告内容1、实验目的、内容、画出逻辑电路图。2、按照实验操作过程记录、整理实验内容和结果，填好测试数据。分析、确认实验结果的正确性，说明实验结论。实验五、触发器及其应用一、实验目的1、掌握基本RS、JK、D和T触发器的逻辑功能。2、掌握集成触发器的逻辑功能及使用方法。3、熟悉触发器之

13、间相互转换的方法。二、实验设备及器件1、逻辑实验箱 2、万用表 3、与非门74LS00、J、K触发器74LS112、D触发器74LS74三、集成电路外引线图四、实验内容及步骤1、测试基本RS触发器的逻辑功能表5-1Q110011010100按下图连线，输入端、接逻辑开关的输出插口，输出端 Q、接逻辑电平显示输入插口，按表51要求测试，记录之。表5-2输 入输 出DDCPJK0110001100111011011111112、测试JK触发器的逻辑功能按表52的要求改变J、K、CP端状态，观察Q、状态变化，观察触发器状态更新是否发生在CP脉冲的下降沿（即CP由10），记录之。表53输 入输 出DD

14、CPD011000111110113、测试双D触发器74LS74的逻辑功能按表53要求进行测试，并观察触发器状态更新是否发生在CP脉冲的上升沿，记录之。表54由J K触发器构成的T触发器由D触发器构成的T触发器输 入输 出输 入输 出CP TCP 00114、触发器之间的相互转换Q分别用将JK触发器组成T、D触发器组成T触发器。画出原理图，按表54要求进行测试，记录之。五、预习要求1、熟悉本实验所用的集成电路。2、根据实验原理，用铅笔填好本次实验所有的真值表，以便核实实验结果。六、实验报告内容1、实验目的、内容、画出逻辑电路图。2、按照实验操作过程记录、整理实验内容和结果，填好测试数据。分析、

15、确认实验结果的正确性，说明实验结论。实验六、计数器及其应用一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法3、运用集成计数计构成1/N分频器二、实验设备及器件1、逻辑实验箱 2、74LS742 74LS192三、集成电路外引线图置数端 CPU加计数端 CPD 减计数端非同步进位输出端 非同步借位输出端 D0、D1、D2、D3 计数器输入端 Q0、Q1、Q2、Q3 数据输出端 CR清除端四、实验内容及步骤1、用D触发器构成异步二进制加发计数器图61是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T触发器，再由低位触发器的

16、端和高一位的CP端相连接。所有的RD连在一起，接一个开关，所有的SD连在一起，接一个开关，Q接发光二级管，CP0连接单词脉冲源，完成表6-1。图61 四位二进制异步加法计数器思考如何将图91稍加改动，构成了一个4位二进制减法计数器。表6-1CP0Q0Q1Q2Q3CP0Q0Q1Q2Q3脉冲1脉冲92103114125136147158162、中规模十进制计数器74LS192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能。 连线：、 CR、D0、D1、D2、D3分别各接一个开关， 、 、Q0、Q1、Q2、Q3分别各接一个发光二极管， CPU、 CPD 根据表-2分别接单词脉冲源，完

17、成表-2。表62输 入输 出CRCPUCPDD3D2D1D0Q3Q2Q1Q01001010011011 当CR为低电平，为高电平时，执行计数功能。执行加计数时，减计数端CPD 接高电平，计数脉冲由CPU 输入；完成表63。 表63 输入脉冲数0123456789输出Q3Q2Q1Q0 当CR为低电平，为高电平时，执行计数功能。执行加计数时，加计数端CPU接高电平，计数脉冲由CPD 输入；完成表64。 表64 输入脉冲数0123456789输出Q3Q2Q1Q0 五、实验预习要求1、复习有关计数器部分内容 2、绘出各实验内容的详细线路图 3、拟出各实验内容所需的测试记录表格4、查手册，给出并熟悉实验

18、所用各集成块的引脚排列图六、实验报告内容1、实验目的、内容、画出逻辑电路图。2、按照实验操作过程记录、整理实验内容和结果，填好测试数据。分析、确认实验结果的正确性，说明实验结论。实验七移位寄存器及其应用 一、实验目的1、掌握中规模4位双向移位寄存器逻辑功能及使用方法。2、熟悉移位寄存器的应用 实现数据的串行、并行转换和构成环形计数器。二、实验设备及器件1、逻辑实验箱 2、401942（74LS194） 三、集成电路外引线图D0、D1 、D2 、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端；SR 为右移串行输入端；SL 为左移串行输入端；S1、S0 为操作模式控制端；为直接无条件清零端；

19、CP为时钟脉冲输入端。四、实验内容及步骤1、将D0、D1、D2、D3、SR 、SL 、S1、S0、和接开关，CP单次脉冲源，完成表7-1。表7-1功能输 入输 出CPS1S0SRSLDOD1D2D3Q0Q1Q2Q3清除0保持100保持1置数1111001置数1110110清除0右移1011右移1010右移1011右移1010清除0左移1101左移1101左移1100左移1101左移11012、环形计数器把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图72所示，把输出端 Q3 和右移串行输入端SR 相连接，设初始状态Q0Q1Q2Q31000，完成表72 表72CPQ0Q1Q2Q3

20、010001234图 72 环形计数器 如果将输出QO与左移串行输入端SL相连接，即可达左移循环移位。3、8位的串行/并行转换器串行/并行转换是指串行输入的数码，经转换电路之后变换成并行输出。图73是用二片CC40194（74LS194）四位双向移位寄存器组成的八位串/并行数据转换电路。图73 八位串行 / 并行转换器二片的S0端接在一起接开关；二片的S1端接在一起接开关；二片的D0、D1、D2、D3可以不接；二片的CP端接在一起接单词脉冲源；二片的CR端接在一起接开关；第一片的SR端接在一起接开关；串行/并行转换的具体过程如下：转换前，端加低电平，使1、2两片寄存器的内容清0， S1S0变为

21、01，串行输入数据由1片的SR端加入。随着CP脉冲的依次加入，输出状态的变化可列成表7-3所示。 表73 CPSRQ0Q1Q2Q3Q4Q5Q6Q701112030415061708191五、预习要求1、熟悉本实验所用的集成电路。2、根据实验原理，用铅笔填好本次实验所有的真值表，以便核实实验结果。六、实验报告内容1、实验目的、内容、画出逻辑电路图。2、按照实验操作过程记录、整理实验内容和结果，填好测试数据。分析、确认实验结果的正确性，说明实验结论。实验八、时基电路555应用电路的设计与测试一、实验目的1、熟悉555型集成时基电路结构、工作原理及其特点2、掌握555型集成时基电路的基本应用二、实验

22、设备及器件逻辑实验箱 、万用表 、555时基集成电路、双踪示波器、电阻5.1k2、电容0.1uF2三、555时基集成电路的逻辑组成与工作原理 1、引脚功能1脚：GND； 2脚：触发TL，与1/3Vcc电压基准、A2组成低电平比较器3脚：输出OUT 4脚：复位RD； 5脚：控制VC（改变基准电压值）6脚：阀值TH，与2/3Vcc电压基准、A1组成高电平比较器； 7脚：放电D；8脚：电源四、实验内容及步骤1、构成成多谐振荡器如 555时基电路的两个输入端TL、TH连在一起与时间电容C相连,利用内部低电压、高电压比较器，将时间电容C上充电电压限制在1/3Vcc到2/3Vcc之间，形成充电、放电的循环

23、过程构成多谐振荡器。充电时间tw10.7（R1R2）C、放电时间tw20.7R2C, 振荡周期Ttw1tw2 。占空比： 画出波形，读出脉宽和周期，计算占空比。2占空比可调的多谐振荡器利用二极管的单向导电特性将多谐振荡电路中充电回路与放电回路分开，当两条支路的电阻相等时T充T放。输出方波信号，占空比为50%。充电回路5VRAD1C，放电回路CD2RB内部放电通路。调节RW改变充、放电回路中的电阻比即可改变占空比。时间： T充0.7RAC ， T放0.7RBC，周期： TT充T放0.7 C（RARB） 画出RW在最上端和最下端时的波形，读出脉宽和周期，计算占空比。五、实验预习要求1、 复习有关5

24、55定时器的工作原理及其应用。2、拟定各次实验的步骤和方法。六、实验报告内容1、实验目的、内容、画出逻辑电路图。2、按照实验操作过程记录、整理实验内容和结果，填好测试数据。分析、确认实验结果的正确性，说明实验结论。实验九 电子秒表一、实验目的1、学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。2、学习电子秒表的调试方法。二、实验设备及器件逻辑实验箱 、万用表 、555时基集成电路、双踪示波器、74LS002 5551 74LS903电阻：100K1、1.5K1、1K1、470;电容:0.1uF2、0.01uF1、510pF1、4700pF1三、555

25、时基集成电路的逻辑组成与工作原理74LS90可以实现四种不同的逻辑功能；(1)计数脉冲从CP1输入，QA作为输出端，为二进制计数器。(2)计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。(3)若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。 (4)清零、置9功能。 表9-1输 入输 出功 能清 0置 9时 钟QD QC QB QAR0(1)、R0(2)S9(1)、S9(2)CP1 CP21100 0000清 00011 1001置 90 00 0 1QA 输 出二进制计数1 QDQCQB输出五进制计数 Q

26、AQDQCQBQA输出8421BCD码十进制计数QD QAQDQCQB输出5421BCD码十进制计数1 1不 变保 持四、实验内容及步骤1、按电路在实验箱上搭建图91电路，测试电路是否正常工作。图91按功能分成四个单元电路进行分析。1）、基本RS触发器图91中单元I为用集成与非门构成的基本RS触发器。属低电平直接触发的触发器，有直接置位、复位的功能。它的一路输出作为单稳态触发器的输入，另一路输出Q作为与非门5的输入控制信号。按动按钮开关K2（接地），则门1输出1；门2输出Q0，K2复位后Q、状态保持不变。再按动按钮开关K1 ,则Q由0变为1，门5开启, 为计数器启动作好准备。由1变0，送出负脉

27、冲，启动单稳态触发器工作。基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。2）、单稳态触发器图91中单元为用集成与非门构成的微分型单稳态触发器，单稳态触发器的输入触发负脉冲信号vi 由基本RS触发器端提供，输出负脉冲vO 通过非门加到计数器的清除端R。单稳态触发器在电子秒表中的职能是为计数器提供清零信号。3）、时钟发生器图91中单元为用555定时器构成的多谐振荡器，是一种性能较好的时钟源。调节电位器 RW ，使在输出端3获得频率为50HZ的矩形波信号，当基本RS触发器Q1时，门5开启，此时50HZ脉冲信号通过门5作为计数脉冲加于计数器的计数输入端CP2。4）、计数及译码显示二五十进制加

28、法计数器74LS90构成电子秒表的计数单元，如图91中单元所示。其中计数器接成五进制形式，对频率为50HZ的时钟脉冲进行五分频，在输出端QD 取得周期为0.1S的矩形脉冲，作为计数器的时钟输入。计数器及计数器接成8421码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示0.10.9秒；19.9秒计时。2、测试电子秒表整个电路的功能。 (1)静态测试用直流数字电压表测量A、B、D、F各点电位值。记录之。 (2)动态测试输入端接1KHZ连续脉冲源，用示波器观察并描绘D点（vD、）F点（v0）波形，记录之。如嫌单稳输出脉冲持续时间太短，难以观察，可适当加大微分电容C（如改为0.1

29、）待测试完毕，再恢复4700P。（3）时钟发生器的测试 用示波器观察输出电压波形并测量其频率，调节RW，使输出矩形波频率为50Hz。（4）各单元电路测试正常后进行电子秒表的总体测试。 先按一下按钮开关K2，此时电子秒表不工作，再按一下按钮开关K1，则计数器清零后便开始计时，观察数码管显示计数情况是否正常，如不需要计时或暂停计时，按一下开关K2，计时立即停止，但数码管保留所计时之值。（5）电子秒表准确度的测试利用电子钟或手表的秒计时对电子秒表进行校准。五、实验报告1、 总结电子秒表整个调试过程。2、 分析调试中发现的问题及故障排除方法。六、预习报告1、复习数字电路中RS触发器，单稳态触发器、时钟发生器及计数器等部分内容。2、除了本实验中所采用的时钟源外，选用另外两种不同类型的时钟源，可供本实验用。画出电路图，选取元器件。3、列出电子秒表单元电路的测试表格。4、列出调试电子秒表的步骤。